亚洲AV无码AV制服丝袜在线,亚洲综合无码日韩,国产爆乳无码视频在线观看,亚洲成年AV天堂动漫网站

經(jīng)典案例

聯(lián)系方式

公司名稱:昆山華航電子有限公司
公司電話:0512-50139595
公司郵箱:eric@kshuahang.com
公司地址:江蘇省昆山市善浦西路

您當(dāng)前的位置:首頁 > 技術(shù)中心 > PCB設(shè)計(jì)技術(shù)資料

基于FPGA的光電抗干擾電路設(shè)計(jì)

      紅外密集度光電立靶測試系統(tǒng)是一種新型的用于測量低伸彈道武器射擊密集度的測試系統(tǒng),既測試無須進(jìn)行任何特殊處理的金屬彈丸,又可測試非金屬彈丸,更有反映靈敏、精度高而穩(wěn)定、操作簡單、容易維護(hù)等優(yōu)點(diǎn),已被許多靶場投入使用。

      光電靶的基本原理是:當(dāng)光幕內(nèi)的光通量發(fā)生足夠大的變化時(shí),光電傳感器會(huì)響應(yīng)這種變化而產(chǎn)生電信號(hào)。這就是說,一些非彈丸物體在穿過光幕時(shí)也會(huì)使得光幕內(nèi)光通量發(fā)生變化以至光電傳感器產(chǎn)生電信號(hào)。從原理上,這種現(xiàn)象并非異常,而對測試來講則屬于干擾。在具體靶場測試中,當(dāng)干擾嚴(yán)重時(shí)會(huì)導(dǎo)致測試根本無法進(jìn)行。因此,如何排除干擾,保證系統(tǒng)的正常運(yùn)行,是一個(gè)必須解決的問題。

     理論分析

      光電靶在工作時(shí),光電傳感器響應(yīng)光幕內(nèi)光通量的變化,將其轉(zhuǎn)變?yōu)槲⑷醯碾娦盘?hào),經(jīng)過放大后,進(jìn)入電壓比較器,當(dāng)其幅值高于預(yù)定基準(zhǔn)時(shí),電壓比較器翻轉(zhuǎn),產(chǎn)生觸發(fā)脈沖。

由于隨同彈丸穿過光幕的細(xì)小物體和外界光線變化產(chǎn)生的信號(hào)幅值較小,通過對電壓比較器設(shè)置合適的比較門限便可濾除這種信號(hào)。在靶廠實(shí)際測試中,這種干擾信號(hào)幅值一般小于0.8V,在電路中只要將電壓比較器的門限電平設(shè)為0.8V便可消除這種干擾。

根據(jù)光電靶的工作原理,穿過光幕的飛行物體速度不同,遮擋光幕的時(shí)間就不同,在電路中表現(xiàn)為比較器后產(chǎn)生的方波脈沖的寬度不同。與彈丸相比,蚊蟲的飛行速度要低得多,當(dāng)其穿過光幕時(shí),產(chǎn)生的方波脈沖的寬度要比彈丸產(chǎn)生得寬;在亞音速彈測試中,彈丸速度低于聲速,由聲波引起的脈沖寬度小于彈丸產(chǎn)生的方波脈沖寬度。因此,從原理上在比較器后利用濾波電路濾除干擾信號(hào)是可能的。

利用FPGA實(shí)現(xiàn)濾波及抗干擾

整個(gè)電路的主要功能是抗沖擊波和蚊蟲干擾,并把有效彈丸信號(hào)變成脈寬為50μs的信號(hào)輸出到下級處理電路。設(shè)計(jì)中采用的芯片是MAX7000系列的EPM7128SLC84-15芯片。下面就如何實(shí)現(xiàn)濾波和抗干擾作詳細(xì)介紹。

1 電路原理

當(dāng)有物體穿過光幕時(shí),所產(chǎn)生方波的脈沖寬度為:T=(L+D)/V。式中,L為飛行物的長度,D為光幕面的厚度,V為飛行物的速度。沖擊波以聲速計(jì)算,V為340m/s,D=3mm,則可知沖擊波穿過光幕產(chǎn)生的方波信號(hào)脈沖寬度為:T1=D/V≌8.8μs;若V=330m/s,則T1≌9.1μs。蚊蟲等飛行物飛行速度V為20m/s,物體長度L大約為10mm,則可知蚊蟲飛過光幕產(chǎn)生的方波信號(hào)脈沖寬度為T2≌650μs。紅外密集度立靶測試系統(tǒng)測試彈丸彈速范圍為200~1200m/s,主要用于5.8mm、7.62mm、9mm三種彈;沖擊波的影響主要產(chǎn)生于對9mm×19mm的手槍彈的測量,該彈丸彈速約為320m/s。根據(jù)彈速和彈長,可知彈丸穿過光幕產(chǎn)生的方波信號(hào)脈沖寬度范圍為T3=37.5μs。

根據(jù)靶場實(shí)際測試情況,彈丸穿過光幕時(shí)產(chǎn)生的方波信號(hào)脈沖寬度基本都小于150μs且大于10μs,則可以認(rèn)為脈沖寬度大于150μs小于10μs的信號(hào)為無效信號(hào),可以剔除,此時(shí)可將蚊蟲干擾信號(hào)和沖擊波信號(hào)濾除,達(dá)到抗干擾的目的。

2抗沖擊波電路

濾除沖擊波電路如圖1所示。當(dāng)PULSE_IN端出現(xiàn)一個(gè)正跳變時(shí),上跳沿使得觸發(fā)器D1的輸出端產(chǎn)生高電平信號(hào),則啟動(dòng)計(jì)數(shù)器開始計(jì)數(shù)。當(dāng)計(jì)數(shù)器計(jì)滿后,計(jì)數(shù)器輸出端產(chǎn)生一個(gè)正跳變,上升沿使得觸發(fā)器D3的輸出端產(chǎn)生一個(gè)高電平信號(hào),將這兩個(gè)信號(hào)相與得到輸出信號(hào)PULSE_OUT1。當(dāng)PULSE_IN的下降沿到來時(shí)將計(jì)數(shù)器和三個(gè)觸發(fā)器同時(shí)清零,等待下一個(gè)信號(hào)到來。由圖2可知,當(dāng)PULSE_IN的脈寬小于設(shè)定計(jì)時(shí)寬度時(shí),認(rèn)為干擾信號(hào)PULSE_OUT1為低;當(dāng)PULSE_IN的脈寬大于設(shè)定計(jì)時(shí)寬度時(shí)且仍為高時(shí),認(rèn)為信號(hào)有效,PULSE_OUT1為高且在PULSE_IN的下降沿變?yōu)榈碗娖?,等待下一信?hào)的到來。


圖1 濾除沖擊波電路


圖2 抗沖擊波電路仿真波形圖

3 抗“蚊蟲”干擾電路

當(dāng)PULSE_OUT1有一個(gè)正跳變時(shí),計(jì)數(shù)器開始計(jì)數(shù),若計(jì)數(shù)器計(jì)滿則計(jì)數(shù)器cout端將有一個(gè)正跳變,經(jīng)反相后加在觸發(fā)器D4的Q輸入端。在PULSE_OUT1的下降沿到來時(shí),觸發(fā)器D4的輸出端仍輸出低電平信號(hào),輸出信號(hào)PULSE_OUT2為低,即若PULSE_OUT1的脈沖寬度不小于計(jì)數(shù)器計(jì)時(shí)寬度時(shí),PULSE_OUT2端將輸出低電平信號(hào);若計(jì)數(shù)器未計(jì)滿則cout 端將不會(huì)有上升沿,觸發(fā)器D4的Q輸入端為高,在PULSE_OUT1的下降沿使觸發(fā)器D4的輸出端為高時(shí),輸出信號(hào)PULSE_OUT2為高。在PULSE_OUT1上升沿到來時(shí),觸發(fā)器D6的輸出端輸出為高經(jīng)反相器后將觸發(fā)器D4和D6同時(shí)清零,等待下一信號(hào)的到來。

4 脈寬設(shè)定電路

為了保證彈丸穿過光幕產(chǎn)生的脈沖信號(hào)能夠非常適合后續(xù)處理電路的需要,在設(shè)計(jì)中將彈丸穿過光幕產(chǎn)生的脈沖信號(hào)均變?yōu)槊}寬為50μs的脈沖信號(hào)再輸出給后續(xù)電路。

當(dāng)PULSE_OUT2有一個(gè)正跳變時(shí),觸發(fā)器D7的輸出端輸出高電平,并啟動(dòng)計(jì)數(shù)器。當(dāng)計(jì)數(shù)器計(jì)滿時(shí),計(jì)數(shù)器cout出現(xiàn)上升沿,觸發(fā)器D8的輸出端輸出高電平,此高電平信號(hào)將計(jì)數(shù)器清零,同時(shí)經(jīng)反相器反相后接到觸發(fā)器D7和D8清零端,將觸發(fā)器D7和D8清零。

整個(gè)電路的作用就是,當(dāng)PULSE_IN上跳沿到來后,先經(jīng)過抗沖擊波電路,若信號(hào)脈寬大于10μs,則啟動(dòng)抗蚊蟲干擾電路;若信號(hào)脈寬大于150μs,輸出PULSE_OUT為低電平信號(hào);若脈寬小于150μs,則經(jīng)過脈寬設(shè)定電路變成寬度為50μs的信號(hào)輸出。

通過分析可知應(yīng)用FPGA器件所設(shè)計(jì)的抗干擾電路具有可靈活調(diào)節(jié)信號(hào)的脈寬修改方便、對輸入信號(hào)的脈寬適應(yīng)能力強(qiáng)可調(diào)節(jié)范圍大、輸出的脈沖寬度和幅值穩(wěn)定準(zhǔn)確的特點(diǎn)。


圖3 抗蚊蟲干擾電路


圖4 抗蚊蟲干擾電路仿真波形


圖5 脈寬設(shè)定電路

結(jié)語

為了在測試彈丸射擊密集度時(shí)消除沖擊波和蚊蟲干擾,利用FPGA器件來設(shè)計(jì)抗干擾電路,本電路簡單可靠,能有效地消除干擾脈沖,從而保證了數(shù)據(jù)的準(zhǔn)確性和可靠性。


圖6 脈寬設(shè)定電路仿真波形圖


圖7 整體電路仿真波形圖


上一篇:Cadence PCB設(shè)計(jì)仿真技術(shù)
下一篇解讀主板的走線和布局設(shè)計(jì)
溫馨提示:
凡在本公司進(jìn)行電路板克隆業(yè)務(wù)的客戶,必須有合法的PCB設(shè)計(jì)版權(quán)來源聲明,以保護(hù)原創(chuàng)PCB設(shè)計(jì)版權(quán)所有者的合法權(quán)益;
【 字體: 】【打印此頁】 【返回】【頂部】【關(guān)閉

[基于FPGA的光電抗干擾電路設(shè)計(jì)]^相關(guān)文章