如今片上系統(tǒng)(SoC)技術(shù)已成為當(dāng)今超大規(guī)模IC的發(fā)展趨勢，在移動(dòng)通信終端以及消費(fèi)電子產(chǎn)品中得到了廣泛的應(yīng)用。SoC的設(shè)計(jì)技術(shù)包括IP復(fù)用、低功耗設(shè)計(jì)、可測性設(shè)計(jì)、深亞微米的物理綜合、軟硬件協(xié)同設(shè)計(jì)等，包含三大基本要素：一是多種類IP的重用與集成，二是多核、低功耗的設(shè)計(jì)，三是針對多種應(yīng)用的可重配置軟件。SoC設(shè)計(jì)面臨的技術(shù)挑戰(zhàn)不僅與此相關(guān)，同時(shí)也需要設(shè)計(jì)公司、EDA工具供應(yīng)商、晶圓制造廠等的通力協(xié)作。
　　新驗(yàn)證和互連技術(shù)應(yīng)對挑戰(zhàn)
　　“多類IP的重用與集成”是縮短SoC產(chǎn)品上市時(shí)間的一個(gè)重要手段。一個(gè)典型的SoC可能包含應(yīng)用處理器、數(shù)字信號(hào)處理器、存儲(chǔ)器、控制器、外設(shè)接口等多種模塊。有了這些IP，設(shè)計(jì)者就可以將所有的IP模塊組合成為一個(gè)高效的SoC系統(tǒng)。所以，SoC的設(shè)計(jì)可以大致歸納為尋找合適的IP、設(shè)計(jì)關(guān)鍵模塊、組合IP模塊，設(shè)計(jì)難題也源于此。
　　“隨著芯片設(shè)計(jì)采用更先進(jìn)的工藝技術(shù)，芯片規(guī)模越來越大，對IP的需求越來越多，IP的重要程度也越來越高。目前有不同的IP來源和不同的代工廠，如何集成和驗(yàn)證IP特別是驗(yàn)證IP的質(zhì)量，成為大規(guī)模SoC設(shè)計(jì)中一個(gè)越來越重要的問題。”Cadence中國區(qū)總經(jīng)理劉國軍對《中國電子報(bào)》記者表示。而中星微電子CTO楊曉東也指出，SoC芯片復(fù)雜，很多功能精確定義較難，不少功能是以軟硬件配合實(shí)現(xiàn)的，驗(yàn)證工作是一個(gè)巨大挑戰(zhàn)。劉國軍表示：“產(chǎn)業(yè)界需要重點(diǎn)解決兩大問題：一是指定晶圓代工廠如何驗(yàn)證IP，了解它的可靠性；二是如何知道IP的質(zhì)量。”
　　晶圓代工廠是解決這一問題不可或缺的角色。中芯國際集成電路制造有限公司總裁兼首席執(zhí)行官王寧國指出，IP庫的建設(shè)必須以終端市場及應(yīng)用為第一指標(biāo)，除了低功耗和高性能之間的權(quán)衡之外，各種不同的應(yīng)用領(lǐng)域如手機(jī)或個(gè)人電腦也需要不同應(yīng)用的IP。中芯國際在IP庫建設(shè)方面的整體投資方向是以中國市場為導(dǎo)向的，IP除了自主研發(fā)外，還吸收市場上成熟的IP。中芯國際會(huì)對IP進(jìn)行嚴(yán)格的工藝驗(yàn)證，以確保其質(zhì)量與一致性。
　　同時(shí)，SoC中各種IP之間的通信變得極為復(fù)雜，解決SoC與外部DRAM子系統(tǒng)之間的互連堵塞問題成為中國IC設(shè)計(jì)企業(yè)面臨的瓶頸。SONICS公司首席執(zhí)行官Grant Pierce對《中國電子報(bào)》記者表示，由于中國IC設(shè)計(jì)公司設(shè)計(jì)的消費(fèi)電子SoC集成了CPU、DSP、音視頻等IP，這些IP共享外部同一個(gè)DRAM子系統(tǒng)，這會(huì)出現(xiàn)互連堵塞。而且，隨著視頻應(yīng)用需求的快速增加，這種堵塞變得越來越嚴(yán)重。Grant Pierce還指出，大規(guī)模SoC設(shè)計(jì)面臨的一大挑戰(zhàn)還在于最大可能地降低系統(tǒng)成本，在SoC的成本構(gòu)成中絕大部分來自DRAM，因此要降低成本，就要提高DRAM的使用效率，減少其使用數(shù)量。SONICS針對此研發(fā)了MemMax AMP軟IP產(chǎn)品，可大幅提升存儲(chǔ)器帶寬的利用率，幫助中國IC設(shè)計(jì)公司克服存儲(chǔ)器子系統(tǒng)的瓶頸問題。
　　低功耗設(shè)計(jì)要從RTL開始
　　SoC設(shè)計(jì)理念還有一大要素是多核、低功耗，它是SoC的優(yōu)勢所在。“SoC設(shè)計(jì)需要考慮數(shù)字、模擬、射頻電路的混合，考慮封裝、功耗、散熱等挑戰(zhàn)?！敝行俏㈦娮覥TO楊曉東提到。SoC的典型工作頻率一般都在幾十兆到幾百兆赫茲，本身的功耗就比通用處理器小很多。此外，它還可以通過芯片架構(gòu)、軟件的優(yōu)化以及合適工藝的選取等種種控制策略，降低SoC的功耗。
　　在低功耗設(shè)計(jì)上，劉國軍強(qiáng)調(diào)，真正的低功耗設(shè)計(jì)從RTL就應(yīng)該開始，這一點(diǎn)非常關(guān)鍵。他進(jìn)一步解釋說，從前端就開始優(yōu)化的效果與到后端才開始優(yōu)化是非常不同的。如果等到芯片實(shí)現(xiàn)的時(shí)候再考慮功耗優(yōu)化問題，這時(shí)所能降低功耗的程度就很有限了。而從前端設(shè)計(jì)就開始考慮功耗優(yōu)化，那么到了后端，這種效果就會(huì)成倍地顯現(xiàn)出來。在這一理念之下，Cadence建立了完整的低功耗設(shè)計(jì)流程，在每個(gè)環(huán)節(jié)都提供低功耗的設(shè)計(jì)方法和工具。而Cadence的低功耗驗(yàn)證流程在邏輯和實(shí)現(xiàn)等環(huán)節(jié)都會(huì)考慮功耗問題，目前這一設(shè)計(jì)流程在移動(dòng)設(shè)備芯片的設(shè)計(jì)上獲得了成功。
　　可重配置軟件需靈活高效
　　在深亞微米Soc設(shè)計(jì)中，門數(shù)高，時(shí)鐘和電源域多，又需要保障可靠性、良率等，后端設(shè)計(jì)挑戰(zhàn)很大。而針對多種應(yīng)用的可重配置軟件是面向應(yīng)用SoC成功的關(guān)鍵。SoC內(nèi)部都集成了一個(gè)甚至多個(gè)處理器以及大量的存儲(chǔ)器。在SoC內(nèi)部可以運(yùn)行復(fù)雜程序，這些程序是在IC生產(chǎn)之后再載入的。所以SoC的功能是由軟件和硬件(芯片)聯(lián)合完成的，而不是單純由硬件來完成的。針對不同的產(chǎn)品應(yīng)用，可以通過修改SoC中運(yùn)行的軟件程序，使SoC適應(yīng)不同的應(yīng)用。而且一旦硬件有什么錯(cuò)誤，也可以通過軟件的方式來修正。因此有專家表示，一個(gè)SoC芯片要在市場中生存下去，靠的不僅僅是芯片本身的時(shí)鐘工作頻率有多高或是它含有哪些功能模塊，更重要的是要看它有沒有一套可重配置軟件，可在不同的應(yīng)用下對芯片做出靈活并且高效的重配置。
　　同時(shí)，SoC設(shè)計(jì)使數(shù)?；旌?a href=http://www.xsjjx.net/ target=_blank class=infotextkey>設(shè)計(jì)變得越來越重要。劉國軍表示，數(shù)?；旌?a href=http://www.xsjjx.net/ target=_blank class=infotextkey>設(shè)計(jì)的趨勢之一就是把大規(guī)模數(shù)字電路設(shè)計(jì)與模擬電路設(shè)計(jì)放在同一個(gè)數(shù)據(jù)庫中進(jìn)行，而且這個(gè)數(shù)據(jù)庫要涵蓋前端和后端。而Cadence也已經(jīng)把全定制數(shù)模混合設(shè)計(jì)與大規(guī)模數(shù)字電路設(shè)計(jì)工具Ecounter合在一起，成為一個(gè)統(tǒng)一的數(shù)據(jù)庫，使模擬電路與大規(guī)模數(shù)字電路可以實(shí)現(xiàn)交互設(shè)計(jì)。
　　此外，SoC設(shè)計(jì)對團(tuán)隊(duì)的要求也在提高。楊曉東指出，SoC不只是一個(gè)芯片，還是一個(gè)完整的系統(tǒng)。設(shè)計(jì)這樣的芯片需要多方面的知識(shí)，比如圖像音視頻算法、嵌入式軟件和硬件等，而且軟件工程師需要理解硬件的細(xì)節(jié)，硬件工程師需要理解算法和軟件等，這需要設(shè)計(jì)企業(yè)組建一個(gè)掌握多方面知識(shí)的團(tuán)隊(duì)。

上一篇：為升值HDI PCB設(shè)備廠砸重金
下一篇版署發(fā)布“20條” 電子書設(shè)準(zhǔn)入制
溫馨提示：
凡在本公司進(jìn)行電路板克隆業(yè)務(wù)的客戶，必須有合法的PCB設(shè)計(jì)版權(quán)來源聲明，以保護(hù)原創(chuàng)PCB設(shè)計(jì)版權(quán)所有者的合法權(quán)益；