芯片開發(fā)一般有芯片硬件設(shè)計(jì)和軟件協(xié)同設(shè)計(jì)等環(huán)節(jié)，其中芯片硬件設(shè)計(jì)流程如下：  1．功能設(shè)計(jì)階段。設(shè)定一些諸如功能、操作速度、接口規(guī)格、環(huán)境溫度及消耗功率等規(guī)格，以做為將來電路設(shè)計(jì)時(shí)的依據(jù)。更可進(jìn)一步規(guī)劃軟件模塊及硬件模塊該如何劃分，哪些功能該整合于SOC內(nèi)，哪些功能可以設(shè)計(jì)在電路板上。 2．設(shè)計(jì)描述和行為級驗(yàn)證能設(shè)計(jì)完成后，可以依據(jù)功能將SOC劃分為若干功能模塊，并決定實(shí)現(xiàn)這些功能將要使用的IP核。此階段將接影響了SOC內(nèi)部的架構(gòu)及各模塊間互動(dòng)的訊號，及未來產(chǎn)品的可靠性。
決定模塊之后，可以用VHDL 或Verilog 等硬件描述語言實(shí)現(xiàn)各模塊的設(shè)計(jì)。接著，利用VHDL 或Verilog 的電路仿真器，對設(shè)計(jì)進(jìn)行功能驗(yàn)證（function simulation，或行為驗(yàn)證 behavioral simulation）。注意，這種功能仿真沒有考慮電路實(shí)際的延遲，但無法獲得精確的結(jié)果。

3．邏輯綜合

上一篇：關(guān)于單片機(jī)解密的侵入式破解攻擊技術(shù)解析
下一篇Lattice GAL 芯片開發(fā)的一種方法
溫馨提示：
凡在本公司進(jìn)行電路板克隆業(yè)務(wù)的客戶，必須有合法的PCB設(shè)計(jì)版權(quán)來源聲明，以保護(hù)原創(chuàng)PCB設(shè)計(jì)版權(quán)所有者的合法權(quán)益；